

TAST. INTERF. CACC01

1 Das Tastaturinterface der alphaTronic

1.1 Kurze Einführung

Das Tastaturinterface bildet zusammen mit der Tastatur die Schnittstelle zwischen dem Benutzer und dem Anwenderprogramm. Ohne diese Möglichkeit würde auch das beste Programm beim ersten 'INPUT' stehen bleiben.

1.2 Die Kartenadresse

Dem Tastaturinterface sind die I/O Adressen von 10H - 17H zugewiesen. Die Zuordnung zu den einzelnen Registern ergibt sich wie folgt:

Adresse		lesen	schreiben	Auswirkung
10H	x			Daten vom Tastaturcontroller
10H			x	Daten zum Tastaturcontroller
11H	x			Status vom Tastaturcontroller
11H			x	Befehle zum Tastaturcontroller
12H			x	Hupe ein/aus mit bit 0

Auf Grund der universellen Verwendbarkeit der Baugruppe sind auch die restlichen I/O Adressen mit Ein- bzw. Ausgabeports belegt über die etwas eingelesen bzw. geschrieben werden kann. Da diese Optionen in der alphaTronic keine Verwendung finden, ausser bei der Hupe, wird nicht näher darauf eingegangen.

Die eigentliche Karten(basis)adresse wird mit (B1-B3) eingestellt. Die Brücke (a) bzw. (b) entscheidet, ob die Kartenadresse kleiner oder größer 80H ist. Die korrekte Einstellung ist:

Brücke	geschlossen	Auswirkung
(a)	x	Karten(basis)adresse < 80H
(b)	x	Karten(basis)adresse > 80H
(c)	x	Errorausgang vom Controller zur Hupe
(d)	x	Reset-Taste direkt zur CPU
(1)	x	Karten(basis)adresse
(3)	x	Karten(basis)adresse
(4)	x	Karten(basis)adresse

Wenn -CSDB- low ist, stimmt der eingestellte Adressbereich mit der von der CPU gesendeten I/O Adresse überein. Das Signal -CSDB- ist nur dann low, wenn

- * -IOW- oder -IOR- = "0" ,
- * -BUSENABLE- = "1" und
- * die Schalterstellung (B1-B3) = -ADR3- bis -ADR6- ist.

Da alle Adress-, Daten- und Steuerleitungen invertiert auf dem Bus liegen, werden sie durch die Schmitttrigger (IC 01, 05 + 07) von Störsignalen gereinigt und wieder auf den richtigen logischen Pegel gesetzt. Für den Datenbus werden ebenfalls invertierende Bustreiber (IC 12 + 17) verwendet. Die -ADRO- geht direkt auf den Tastaturcontroller. Daraus ergibt sich, das alle anderen Ports auf zwei I/O-Adressen ansprechen. Die Selektierung der einzelnen Zweiergruppen geschieht durch den Demultiplexer (IC 09). Seine Ausgänge (Y0 - Y3) verhalten sich wie folgt (wenn Brücke (a) geschlossen ist):

I	-ADR1-	I	-ADR2-	I	-CSDB-	I	Y0	I	Y1	I	Y2	I	Y3	I	I/O Adresse	I
I	1	I	1	I	0	I	0	I	1	I	1	I	1	I	10H + 11H	I
I	0	I	1	I	0	I	1	I	0	I	1	I	1	I	12H + 13H	I
I	1	I	0	I	0	I	1	I	1	I	0	I	1	I	14H + 15H	I
I	0	I	0	I	0	I	1	I	1	I	1	I	0	I	16H + 17H	I
I	X	I	X	I	1	I	1	I	1	I	1	I	1	I	deselektiert	I

Eine Besonderheit auf der Tastatur ist die RESET-Taste. Sie liegt nicht in der Tastenmatrix und ist über die Brücke (d) und zwei Inverter direkt mit dem Reseteingang der CPU verbunden.

2 Die Tastatur

Die Tastatur wird über ein Flachkabel an das Tastatur-interface angeschlossen. Die folgenden Leitungen stellen die entsprechenden Verbindungen her:

M0 - 215	M5 - 210	GND - 201, 202, 203, 204
M1 - 216	M6 - 211	Vcc - 237, 238, 239, 240
M2 - 217	RL - 212	
M3 - 218	GNT - 221 (RESET-Taste)	
M4 - 219		

Auf der Tastatur selber befinden sich noch 3 IC's, auf deren Funktion in Verbindung mit dem Tastaturcontroller wir später noch kommen.

2.1 Aufbau der Tastatur

Das Tastenfeld der alphaTronic ist eine Schaltermatrix und besteht aus 16 Reihen und 8 Spalten. Daraus ergibt sich die maximale Anzahl von 128 Tasten. Wird eine Taste gedrückt, stellt das Tastenelement eine Verbindung zwischen einer Reihe und Spalte her. Welche Reihe angesteuert bzw. abgefragt wird, hängt von den Signalen (M0 - M6) ab, die der Tastaturcontroller liefert.

Das Signal (RL) (= return line) zeigt an, ob die momentan abgefragte Taste gedrückt ist. Die Spaltenweerschaltung erfolgt jedesmal, wenn die Reihe von (D15) nach (D0) umschaltet. Die Spaltenweerschaltung geschieht also 16 mal langsamer als die Reihenweerschaltung.

Um aus den Signalen (M0 - M3), die binär codiert sind, die jeweilige Reihe herauszufinden, ist das (IC 2) vorhanden, ein 1 aus 16 Decoder. Die Ausgänge (D0 - D15) werden entsprechend der Eingangscodierung auf "low" gesetzt.

Wenn also die Eingänge (ABCD) die Kombination LHLH aufweisen, ist der Ausgang (D6) auf low Pegel. Beim (IC 3) ist die Sache ähnlich. Hier wird ein Ausgang nicht auf high oder low gesetzt, sondern es wird eine der Eingangscodierung (M4 - M6) entsprechende Spalte nach (RL) durchgeschaltet.

3 Der Tastaturcontroller Intel 8278

Der Controller (PKI) besteht aus zwei Funktionsblöcken. Dieses sind einmal der Tastaturhandler und zum zweiten der Displayhandler. Letzterer kommt in der alphaTronic nicht zum Einsatz.

Die Bedeutung der einzelnen Pins am Controller findet man, wenn nicht hier beschrieben, in den entsprechenden Datenbüchern des Herstellers.

3.1 Bedeutung der Anschlüsse

Die Signale -CS-, -RD-, -WR- und AO kontrollieren den Datenfluß vom und zum Controller. Jeglicher Datenaustausch ist aber nur dann möglich, wenn -CS- = 0 ist. Die Entscheidung, ob Daten oder Befehle bzw. Status geschrieben oder gelesen wird, hängt von AO, -WR- und -RD- ab. Die genauen Zusammenhänge gehen aus der nachstehenden Tabelle hervor.

I	-CS-	I	AO	I	-WR-	I	-RD-	I	Zustand	I
I	0	I	0	I	1	I	0	I	Daten lesen	I
I	0	I	1	I	1	I	0	I	Status lesen	I
I	0	I	0	I	0	I	1	I	Daten schreiben	I
I	0	I	1	I	0	I	1	I	Befehl schreiben	I
I	1	I	X	I	X	I	X	I	8278 disabled	I

Über den (CLR)-Eingang kann eine Fehlerbedingung des Controllers hardwaremäßig zurückgesetzt werden. Ein "low" am -RES- Eingang bringt den Controller in eine definierte Anfangsstellung (Reset).

3.2 Die Funktionsblöcke

Der Scan-Counter (scan -> abtasten) ist das eigentliche Herz des Controllers. Es schlägt unentwegt vom Ein- bis zum Ausschalten der Maschine und fragt alle 10 ms (bei 6MHz Quarz) sämtliche 128 Tasten ab. Die Antwort, ob eine Taste gedrückt ist oder nicht, wird über (RL) zurückgemeldet. Ist die selbe Taste nach der nächsten Tastenabfrage (10 ms) immer noch gedrückt, wird ihr Matrixpunktcode im FIFO (=First in First out) gespeichert. Durch diese Massnahme werden mechanische Kontakte "elektronisch" entprellt. Da aber in der alphaTronic Tastatur prellfreie Tastenelemente verwendet werden, erübrigt sich dieses Problem. Für den Fall, das zu viele Tasten eingegeben werden und der FIFO überläuft, wird der (ERROR)-Ausgang gesetzt und die Hupe ertönt.

Die CPU ihrerseits schaut nun von Zeit zu Zeit nach, ob eine Taste bzw. deren Matrixpunktcode im FIFO steht. Wenn dieses der Fall ist, wird anhand einer Tabelle der richtige ASCII-Code ermittelt, der dann auf Anfrage des Anwenderprogrammes bereitsteht. Die Tabelle ist deswegen nötig, weil auf Grund der verschiedenen Ländervarianten dem selben Matrixpunkt (Taste) andere ASCII-Zeichen zugeordnet sind.

3.3 Die Hupe

Diese winzige, aber doch sehr energische Stimme der alphaTronic besteht aus den beiden Schmitttriggern (IC 02), die als astabiler Multivibrator arbeiten und einem Minischallwandler. Über den Ausgang 2 von (IC 10), das NOR-Gatter (IC 14) und Pin 4 von (IC 02) wird die Hupe ein- bzw. ausgeschaltet.

Der Tastaturcontroller schaltet bei einem FIFO-Überlauf mit seinem ERROR-Ausgang ebenfalls die Hupe ein. Alle anderen Ports werden in der alphaTronic nicht benutzt und sind deswegen auch nicht beschrieben.

3.4 Die Verbindung nach außen

Die Verbindung zum Datenbus der alphaTronic wird durch die beiden bidirektionalen Bustreiber (IC 12 + 17) hergestellt. Sie werden grundsätzlich durch das Signal -CSDB- freigegeben. In welcher Richtung die Daten fließen, bestimmt das Signal -RD-.

I	-CSDB-	I	-RD-	I	Zustand	I
+	+	+	+	+	+	+
I	0	I	0	I	TI --> BUS	I
+	+	+	+	+	+	+
I	0	I	1	I	BUS --> TI	I
+	+	+	+	+	+	+
I	1	I	X	I	kein Datenfluß	I
+	+	+	+	+	+	+

4 Steckerbelegungsplan Tastaturinterface

4.1 Steckerreihe (a)

Pin	Signal	Erklärung
01	+5V	
02	0V	
03	+12V	
04	0V	
05	-12V	
06	0V	
07		frei
08		frei
09	-ADR0-	Adressenbus
10	-ADR1-	Adressenbus
11	-ADR2-	Adressenbus
12	-ADR3-	Adressenbus
13	-ADR4-	Adressenbus
14	-ADR5-	Adressenbus
15	-ADR6-	Adressenbus
16	-ADR7-	Adressenbus
17		frei
18		frei
19		frei
20		frei
21		frei
22		frei
23		frei
24		frei
25	-DAT0-	Datenbus 0
26	-DAT1-	Datenbus 1
27	-DAT2-	Datenbus 2
28	-DAT3-	Datenbus 3
29	-DAT4-	Datenbus 4
30	-DAT5-	Datenbus 5
31	-DAT6-	Datenbus 6
32	-DAT7-	Datenbus 7

4.2 Steckerreihe (b)

Pin	Signal	Erklärung
33	+5V	
34	0V	
35	+12V	
36	0V	
37	-12V	
38	0V	
39		frei
40		frei
41		frei
42		frei
43	-IOR-	Input/Output Read
44	-IOW-	Input/Output Write
45		frei
46	-RESET-	RESET
47	-RST-	Reset intern
48		frei
49		frei
50		frei
51		frei
52	-BUSEN-	Busfreigabe
53	-O2-	CPU-Takt (3 MHz)
54		frei
55		frei
56		frei
57	-IRQ-	Interrupt 0
58		frei
59		frei
60		frei
61		frei
62		frei
63		frei
64		frei

4.3 Steckerreihe (c)


Pin	Signal	Erklärung
65	M0	Matrix Scan Ausgang 0
66	M1	Matrix Scan Ausgang 1
67	M2	Matrix Scan Ausgang 2
68	M3	Matrix Scan Ausgang 3
69	M4	Matrix Scan Ausgang 4
70	M5	Matrix Scan Ausgang 5
71	M6	Matrix Scan Ausgang 6
72	-RL-	Tastatur Rückkehrleitung
73	-L1-/CLL	Lampe 1 / Clear-Lampe
74	-L2-	Lampe 2
75	-L3-	Lampe 3
76	-L4-	Lampe 4
77	-L5-	Lampe 5
78	-L6-	Lampe 6
79	-L7-	Lampe 7
80	-L8-	Lampe 8
81	-GNT-/AA7	Reset-Taste / Anz. Adr 6
82	-CLT-/AA7	Clear-Taste / Anz. Adr 7
83	-AA0-	Anzeige Adresse 0
84	-AA1-	Anzeige Adresse 1
85	-AA2-	Anzeige Adresse 2
86	-AA3-	Anzeige Adresse 3
87	-AA4-	Anzeige Adresse 4
88	-AA5-	Anzeige Adresse 5
89	-AD0-	Anzeige Datenleitung 0
90	-AD0-	Anzeige Datenleitung 1
91	-AD0-	Anzeige Datenleitung 2
92	-AD0-	Anzeige Datenleitung 3
93	-AD0-	Anzeige Datenleitung 4
94	-AD0-	Anzeige Datenleitung 5
95	-AD0-	Anzeige Datenleitung 6
96	-DST-	Datenstrobe


4.4 Steckerreihe zur Tastatur


Pin	Signal	Erklärung
01	0V	
02	0V	
03	0V	
04	0V	
05	M0	Matrix Scan Ausgang 0
06	M1	Matrix Scan Ausgang 1
07	M2	Matrix Scan Ausgang 2
08	M3	Matrix Scan Ausgang 3
09	M4	Matrix Scan Ausgang 4
10	M5	Matrix Scan Ausgang 5
11	M6	Matrix Scan Ausgang 6
12	-RL-	Tastatur Rückkehrleitung
13	-L1-/CLL	Lampe 1 / Clear-Lampe
14	-L2-	Lampe 2
15	-L3-	Lampe 3
16	-L4-	Lampe 4
17	-L5-	Lampe 5
18	-L6-	Lampe 6
19	-L7-	Lampe 7
20	-L8-	Lampe 8
21	-GNT-/AA7	Reset-Taste / Anz. Adr 6
22	-CLT-/AA7	Clear-Taste / Anz. Adr 7
23	-AA0-	Anzeige Adresse 0
24	-AA1-	Anzeige Adresse 1
25	-AA2-	Anzeige Adresse 2
26	-AA3-	Anzeige Adresse 3
27	-AA4-	Anzeige Adresse 4
28	-AA5-	Anzeige Adresse 5
29	-AD0-	Anzeige Datenleitung 0
30	-AD0-	Anzeige Datenleitung 1
31	-AD0-	Anzeige Datenleitung 2
32	-AD0-	Anzeige Datenleitung 3
33	-AD0-	Anzeige Datenleitung 4
34	-AD0-	Anzeige Datenleitung 5
35	-AD0-	Anzeige Datenleitung 6
36	-DST-	Datenstrobe
37	+5V	
38	+5V	
39	+5V	
40	+5V	


Inhaltsverzeichnis

1 Das Tastaturinterface der alphaTronic.....	1
1.1 Kurze Einführung.....	1
1.2 Die Kartenadresse.....	1
2 Die Tastatur.....	4
2.1 Aufbau der Tastatur.....	4
3 Der Tastaturcontroller Intel 8278.....	5
3.1 Bedeutung der Anschlüsse.....	5
3.2 Die Funktionsblöcke.....	6
3.3 Die Hupe.....	6
3.4 Die Verbindung nach außen.....	7
4 Steckerbelegungsplan Tastaturinterface.....	8
4.1 Steckerreihe (a).....	8
4.2 Steckerreihe (b).....	9
4.3 Steckerreihe (c).....	10
4.4 Steckerreihe zur Tastatur.....	11












Schaltplan SCAN-Mode (DIN)



Taste	Matrix		Ausgangssignal							
	X	Y	M	M	M	M	M	M	M	
			6	5	4	3	2	1	0	
E13	0	0	0	0	0	0	0	0	0	
E01	1	0	0	0	0	1	0	0	0	
E02	2	0	0	0	1	0	0	0	0	
E03	3	0	0	0	1	1	0	0	0	
E04	4	0	0	1	0	0	0	0	0	
E05	5	0	0	1	0	1	0	0	0	
E06	6	0	0	1	1	0	0	0	0	
E07	7	0	0	1	1	1	0	0	0	
E08	8	0	1	0	0	0	0	0	0	
E09	9	0	1	0	0	1	0	0	0	
E10	10	0	1	0	1	0	0	0	0	
E11	11	0	1	0	1	1	0	0	0	
E12	12	0	1	1	0	0	0	0	0	
E49	15	5	1	1	1	1	1	0	1	
E50	15	0	1	1	1	1	0	0	0	
E51	14	0	1	1	1	0	0	0	0	
E52	13	0	1	1	0	1	0	0	0	
E53	1	5	0	0	0	1	1	0	1	
E54	2	5	0	0	1	0	1	0	1	
F00			R E S E T							
D01	0	5	0	0	0	0	1	0	1	
D02	0	1	0	0	0	0	0	0	1	
D03	1	1	0	0	0	1	0	0	1	
D04	2	1	0	0	1	0	0	0	1	
D05	3	1	0	0	1	1	0	0	1	
D06	4	1	0	1	0	0	0	0	1	
D07	5	1	0	1	0	1	0	0	1	
D08	6	1	0	1	1	0	0	0	1	
D09	7	1	0	1	1	1	0	0	1	
D10	8	1	1	0	0	0	0	0	1	
D11	9	1	1	0	0	1	0	0	1	
D12	10	1	1	0	1	0	0	0	1	
D00	11	1	1	0	1	1	0	0	1	
D51	12	1	1	1	0	0	0	0	1	
D52	15	1	1	1	1	1	0	0	1	
D53	14	1	1	1	1	0	0	0	1	
C00	4	5	0	1	0	0	1	0	1	
C01	3	5	0	0	1	1	1	0	1	
C02	0	2	0	0	0	0	0	1	0	
C03	1	2	0	0	0	1	0	1	0	
C04	2	2	0	0	1	0	0	1	0	
C05	3	2	0	0	1	1	0	1	0	
C06	4	2	0	1	0	0	0	1	0	
C07	5	2	0	1	0	1	0	1	0	
C08	6	2	0	1	1	0	0	1	0	
C09	7	2	0	1	1	1	0	1	0	
C10	8	2	1	0	0	0	0	1	0	
C11	9	2	1	0	0	1	0	1	0	

[illegible]